Projecte llegit
Títol: Disseny d'una interfície entre una targeta FPGA amb xips de Xilinx i actuadors General Photonics
Director/a: ROBERT SANXIS, FRANCESC JOSEP
Departament: EEL
Títol: Disseny d'una interfície entre una targeta FPGA amb xips de Xilinx i actuadors General Photonics
Data inici oferta: 02-06-2015 Data finalització oferta: 02-07-2015
Estudis d'assignació del projecte:
GR ENG SIS TELECOMUN- GR ENG TELEMÀTICA
| Tipus: Individual | |
| Lloc de realització: Fora UPC | |
| Supervisor/a extern: NESTOR HUGO OLIVERIO | |
| Institució/Empresa: ICFO - Institut de Ciències Fotòniques | |
| Titulació del Director/a: Enginyer Superior | |
| Paraules clau: | |
| Xilinx FPGA i CPLD; disseny i simulació de sistemes digitals amb VHDL; actuador; interficie entrada/sortida; disseny de targetes de circuit imprès; instrumentació electrònica digital | |
| Descripció del contingut i pla d'activitats: | |
| Aquest projecte consisteix en establir la comunicació entre la FPGA Virtex-4 i el dispositiu "Miniature Multi-Channel Piezoelectric Actuator Driver Card / Integrated: MPD-001" (de General Photonics) mitjançant la CPLD XC2C128-7VQ100C.
Per això s'ha dissenyat un circuit imprès, on està soldada la CPLD, i el qual es connecta per establir comunicació amb la placa Virtex-4 i al dispositiu MPD-001. En el C.I. també s'ha pensat en afegir dos ports addicionals per si en un futur la FPGA s'ha de comunicar en més dispositiu. En definitiva, s'ha dissenyat un circuit amb una CPLD on estableix la comunicació entre la Virtex-4 i tres dispositius, un dels quals és el MPD-001. Per realitzar aquest projecte s'ha seguit els següents procediments: 1. Estudi del funcionament de la FPGA, CPLD i el dispositiu MPD-001. 2. Disseny del C.I. a través del software Capture CIS i Orcad Layout (Coneixement de les normatives per a disseny de C.I.). 3. Establir el protocol de comunicació. 4. Programació en VHDL per la CPLD i FPGA (ISE de XILINX) 5. Simulacions (ISim) 6. Testeig del circuit (Oscil·loscopi digital, multímetre, generador de funcions, font d'alimentació...) 7. Posta en funcionament del projecte |
|
| Overview (resum en anglès): | |
|
The general objective of this project is to establish communication between a FPGA and a commercial piezo controller in order to govern a piezoelectric actuator for quick orientation and polarization stabilization of a laser beam. The control orientation and polarization stabilization of the laser beam, referred as Alice Phase Intensity, is part of the Fast project beam steering with full polarization control using a galvanometric optical scanner and polarization controller, manufactured by ICFO, Institute of Photonic Sciences. The main tasks of the project will be to think out, design and manufacture an electronic circuit that includes a CPLD to communicate between the Alice system FPGA and the actuator controller (MPD-001-4X). The circuit will also have the possibility to connect two additional devices as well as a UART (Universal Asynchronous Receiver-Transmitter) via a USB connection. This circuit will be referred to as Additional IO UART. The communication protocol between the CPLD and FPGA will be also addressed. The document is divided into different chapters. The first chapter explains the driver orientation and polarization of the laser. In the second chapter we review the general features of CPLDs and in particular the XC2C128-7VVQ100C from CoolRunner-II family model. The third chapter describes the design criteria of the the electronic circuit and manufacture of the PCB. The fourth chapter explains the Protocol created to establish communication between the different devices. Finally, chapter five presents simulations and tests as well as the conclusions that are drawn from the project. |
|