CBL - Campus del Baix Llobregat

Projecte llegit

Títol: Aplicacions didàctiques de PLD/FPGA per a les assignatures de sistemes digitals

Estudiants que han llegit aquest projecte:

Director/a: ROBERT SANXIS, FRANCESC JOSEP

Departament: EEL

Títol: Aplicacions didàctiques de PLD/FPGA per a les assignatures de sistemes digitals

Data inici oferta: 06-04-2011     Data finalització oferta: 06-12-2011


Estudis d'assignació del projecte:
    Tipus: Individual
     
    Lloc de realització: EETAC
     
    Paraules clau:
    VHDL, PLD/FPGA, System on Chip (SoC), Síntesi, simulació, sistemes reconfigurables
     
    Descripció del contingut i pla d'activitats:
    Es tracta de dissenyar aplicacions didàctiques per explorar les possibilitats i fer accessible a la docència a través de tutorials ben pautats les diferents targetes de demostració de PLD/FPGA disponibles a la secció (http://digsys.upc.es/ed//components/components.html)

    Pla d’activitat:
    1. - Tutorial de "teoria" d'explicació dels xips programables PLD/FPGA disponibles a les diferents targetes d’entrenament. Estudi de les aplicacions immediates de demostració que es poden arrencar per veure que tant la targeta com el programari estan operatius.

    2.- Tutorial per dissenyar un projecte complex top-down (processador dedicat). Es tractaria de sintetitzar un subsistema/perifèric (unitat operativa + unitat de control FSM) com ara un rellotge en temps real, un port sèrie, un temporitzador programable, un PWM o qualsevol altre aplicació similar.

    3.- Tutorial per a la síntesi i instanciació del microcontrolador NIOS-II d’Altera, corrent una aplicació estàndard en C (o Microblaze de Xilinx). Alguna de les pràctiques o propostes que venen de sèrie amb la placa per al processament d'àudio o vídeo podria usar-se en aquest apartat.

    4.- Tutorial per instal•lar a la placa SoC, un sistema operatiu de tipus Linux, per demostrar l’operativa d’un vertader embedded system de màximes prestacions.

    5.- Tutorial per veure com es pot afegir usant VHDL, un perifèric addicional als propis que venen ja amb el “System Builder” d’Altera o el SDK de Xilinx. Quina mena de busos i protocols d'interfície es tenen a l'abast. Seria el moment d'integrar el perifèric dissenyat a mà a (2) en el sistema general microcontrolador de (3).

    NOTA: Els tutorials seguiran el flux de disseny complet per a sistemes amb xip PLD/FPGA: des de la concepció fins a la configuració de les targetes d’entrenament amb mesures usant els instruments de laboratori per verificar el funcionament.

    NOTA: Cadascun dels tutorials s’ha de preparar de forma didàctica segons els criteris de generació de documents i presentacions que ja s’usen a les assignatures de l’àrea. Els documents es prepararan per facilitar la integració de coneixements i competències genèriques (anglès, treball en equip, gestió de projectes, etc.). Aquest és un requeriment essencial per projectes de caire docent. El que s’arribi a fer, ha de quedar redactat per facilitar l’autoaprenentatge del contingut tècnic i ha de ser fàcilment usable com a material de classe.

    NOTA: Un treball com aquest per a un o dos estudiants, amb un pla de treball molt similar usant components de diferents fabricants (Xilinx, Altera, Lattice).

    NOTA: Un treball com aquest pot anar acompanyat d’una beca de col•laboració docent facilitada per l’EETAC.



     
    Overview (resum en anglès):
    This bachelor thesis is a guide and tutorial for future students of the subject Digital Circuits and Systems (CSD) in the Telecommunications Engineering bachelor degree at the EETAC. It also can be of reference for any professional searching for materials to learn VHDL and programmable logic devices.
    In this final project we start from scratch in VHDL in order to facilitate its comprehension to new users. In chapter 2, we explain how to create a new project from the beginning using Xilinx ISE tools, compile it, simulate it using the integrated ISim simulator, and how to synthesise and implement it in a training and demonstration board from Xilinx. RTL view and technology views of circuit will also be presented. In chapter 3, we perform an example of a combinational circuit in design styles: behavioural and using hierarchical components. In chapter 4, we perform again the design procedure using the same strategies and tools, but focusing on sequential systems.
    In chapter 5, we focus on the design of a dedicated processor, a simple UART intended to send and receive serially a byte of data at a given transmission baud-rate and protocol. The subsystem can be used to connect the training board to a computer COM port. In chapter 6, the previous UART project is enhanced and instantiated together with another tutorial project, a traffic light controller. The aim is to use a Labview based graphic computer interface to monitor and control the activity in the street intersection.

    © CBLTIC Campus del Baix Llobregat - UPC